

SYNTEZÁTOR FREKVENCE S NÁBOJOVÝM VYROVNÁNÍM

Milan Štork

Katedra aplikované elektroniky a telekomunikací; Fakulta elektrotechnická ZČU, Plzeň, stork@kae.zcu.cz

Abstrakt

Tento příspěvek popisuje nový princip frekvenčního syntezátoru se zlomkovým kmitočtem, který je založený na principu nábojového vyrovnání, a který potlačuje rušivé spektrální čáry při periodickém odstraňování z řady pulzů. Nový frekvenční syntezátor může být použit také jako univerzální stavební blok u fázových závěsů. Je prezentována matematická analýza a simulace systému.

Klíčová slova: Zlomkový, vynechání pulzu, rušivý, simulace, frekvenční syntezátor

Abstract


This article presents a design of new principle of the fractional frequency synthesizer based on charge balancing for suppression of spurious phase modulation when pulses are periodically removed from the pulse train. The new synthesizer can be also used as a universal building block in phase locked loop frequency synthesizers. The mathematical analysis and simulation of the system are also presented.

Keywords: Fractional, removed pulse, spurious, simulation, frequency synthesizer

1 Úvod

Syntezátor frekvence je zařízení, které generuje signál o výstupních frekvencích, jejichž hodnoty bývají odvozeny od jedné nebo více referenčních frekvencí. Pro tyto účely se používají např. syntezátory založené na principu směšovačů, syntezátory pracující na principu fázového závěsu, případně fázového závěsu se zlomkovým kmitočtem a syntezátory založené na principu přímé digitální syntézy, kde je frekvence výstupního signálu dána referenční frekvencí a ladícím číslem. Syntezátory frekvence jsou součástí komunikačních systémů, kde je důležité jemné ladění, co největší potlačení rušivých signálů, přesnost a stabilita [1 – 7].

Jednou z nejjednodušších možností generování požadované frekvence z referenční frekvence je frekvenční syntezátor s vynecháváním pulzů podle **obr. 1**.



Obr. 1. Blokové schéma frekvenčního syntezátoru s periodickým vynecháváním pulzů.

Předpokládáme řadu pulzů generovaných s pravidelnou vzdáleností (periodou) T_i (frekvencí ω_i) na časové ose. Pokud se vynechá každý q -tý pulz, pak chybí jedna perioda, čímž vznikne fázová chyba 2π , tedy obecně

$$\varphi(t) = \omega_i t - 2\pi V(t_k) \text{ [deg, rad}\cdot\text{s}^{-1}, \text{s}], \quad (1)$$


kde $V(t_k)$ je skoková funkce v časech

$$t_k = kqT_i \text{ [s]}, \quad (2)$$

kde $k = \dots -1, 0, 1, 2, \dots$, a průměrnou frekvenci lze vyjádřit vztahem


$$\omega_o = \omega_i \frac{q-1}{q} \text{ [rad}\cdot\text{s}^{-1}]. \quad (3)$$

Vše je graficky znázorněno na **obr. 2**, kde je vynecháván každý osmý pulz ($q = 8$). Tím vzniká nežádoucí fázová modulace [8, 9, 10].




Obr. 2. Příklad periodického vynechávání pulzu. A) Posloupnost pulzů bez vynechání. B) Posloupnost pulzů s vynecháním osmého pulzu. C) Posloupnost rovnoměrně rozložených pulzů s periodou (frekvencí), která odpovídá průměrné frekvenci signálu B). D) Průběh nežádoucí fázové modulace signálu B).

Pro výpočet spektrálních vlastností syntezátoru s periodickým vynecháváním pulzu není obdélníkový průběh pulzů vhodný, a proto byl použit sinusový průběh podle **obr. 3**.



Obr. 3. Periodické vynechávání pulzu. A) Vstup $f_i = 1$ Hz. B) Posloupnost pulzů s vynecháním $q = 8$. C) Posloupnost rovnoměrně rozložených pulzů $f_o = 0,875$ Hz dle vztahu (3). D) Průběh nežádoucí fázové modulace signálu B).


Frekvenční spektrum signálu B) a signálu C) z **obr. 3** je znázorněno na **obr. 4**. Z **obr. 4** je zřejmé, že spektrum signálu s vynecháváním pulzů obsahuje řadu rušivých spektrálních složek. Proto byl navržen nový typ syntezátoru frekvence.



Obr. 4. Frekvenční spektrum signálu s periodickým vynecháváním pulzů dle obr. 3 B) (nahore), frekvenční spektrum signálu rovnoměrně rozložených pulzů dle obr. 3 C) (dole). Pro lepší zobrazení je druhé spektrum posunuto dolů (ve směru osy Y).

2 Princip syntezátoru frekvence s nábojovým vyrovnáním

Blokové schéma nového syntezátoru se zlomkovou frekvencí je na obr. 5. Předpokládáme, že syntezátor je řízen např. mikrokontrolérem číslem Ctr1, udávající kolikátý pulz z generátoru G se má periodicky odstraňovat, a číslem Ctr2, které udává průměrnou hodnotu signálu z generátoru G při periodickém odstraňování pulzu.




Obr. 5. Blokové schéma syntezátoru frekvence. Ctr1 – řízení vynechávání pulzu, G – generátor, SW – přepínač, V_R – referenční napětí, D/A – číslicově/analogový převodník, I – integrátor, A – zesilovač, DP – dolní propust, K – komparátor, $f/2$ – dělička frekvence, f_0 – výstupní frekvence.

Výstupní signál syntezátoru je odvozen z obr. 6 pro $V_R = \pm 2$ V a počáteční napětí integrátoru V_0 . Předpokládáme vstupní signál z generátoru s periodou $T = 5$ s a vynecháním každého sedmého pulzu (signál a) na obr. 6) je pulz vynechán v čase $t = 30$ s. Celkový počet pulzů (před odstraněním pulzů) je označen jako N_p a počet odstraněných pulzů D_p . Invertovaná střední hodnota napětí V_M na výstupu přepínače SW (pro $V_R = \pm 2$ V) je dána vztahem (4), pro $N_p = 7$ a $D_p = 1$ (signál b) obr. 6)

$$V_M = V_R \frac{D_p T}{N_p T} = V_R \frac{D_p}{N_p} = V_R \frac{1}{7} = \frac{V_R}{7} = \frac{2}{7} = 0,2857 \text{ [V]}. \quad (4)$$

Napětí V_M je vypočteno dle vztahu (4) a v digitálním tvaru přivedeno na D/A převodník, který vygeneruje přibližně napětí V_M (zokrouhlené dle počtu bitů D/A převodníku) a přičte jej k výstupnímu napětí z výstupu přepínače SW do zpětnovazební smyčky tvořené integrátorem, zesilovačem a dolní propustí.

Pro výstupní napětí $+V_R$ na výstupu přepínače SW je směrnice přímky na výstupu integrátoru dána vztahem



Obr. 6. Časové průběhy signálů v frekvenčním syntezátoru se zlomkovou frekvencí založeném na periodickém odstraňování pulzů a nábojovém vyrovnání: a) Průběh z generátoru s periodou pulzů T a vynecháním každého sedmého pulzu. b) Signál a) dělený dvěma na nástupních hranách signálu a). c) Výstup integrátoru s vyznačenými napětími V_0 až V_7 . d) Výstupní signál generovaný při průchodu výstupního signálu integrátoru nulou. Výstupní signál má periodu T_0 . Opakovací perioda celé posloupnosti je T_{rep} .

$$k_+ = V_R + V_M \text{ [V]}, \quad (5)$$

a pro napětí $-V_R$ je směrnice napětí

$$k_- = -V_R + V_M \text{ [V]}. \quad (6)$$

Jednotlivá výstupní napětí integrátoru V_1 až V_6 lze vyjádřit vztahy (kde V_i jsou napětí a T perioda vstupního signálu)


$$\left. \begin{aligned} V_1 &= V_0 + k_+ T = V_0 + (V_R + V_M) T \\ V_2 &= V_1 + k_- T = V_1 + (-V_R + V_M) T = V_0 + 2V_M T \\ V_3 &= V_2 + (V_R + V_M) T = V_0 + 3V_M T + V_R T \\ V_4 &= V_3 + (-V_R + V_M) T = V_0 + 4V_M T \\ V_5 &= V_4 + (V_R + V_M) T = V_0 + 5V_M T + V_R T \\ V_6 &= V_5 + (-V_R + V_M) 2T = \\ &= V_0 + (5V_M + V_R - 2V_R + 2V_M) T = \\ &= V_0 + (7V_M - V_R) T \\ &= V_0 + (7V_M - V_R) T = V_0 + \left(7 \frac{V_R}{7} - V_R\right) T = V_0 \end{aligned} \right\} \text{ [V, s]}. \quad (7)$$

Ze vztahů dle (7) lze vypočítat, že $V_6 = V_0$, $V_7 = V_1 \dots$ atd. Vše se periodicky opakuje s periodou T_{REP} .

Maximální rozkmit napětí na výstupu integrátoru pro $V_M = V_R/7$, dle vztahu (4) lze vyjádřit vztahem

$$\begin{aligned} \Delta V_{MAX} &= V_5 - V_6 = V_5 - V_0 = \\ &= V_0 + (5V_M + V_R) T - V_0 = (5V_M + V_R) T \end{aligned} \quad \text{ [V, s]}. \quad (8)$$

Syntezátor lze popsat zjednodušeně zpětnovazební smyčkou se zesilovačem A, dolnoproústým filtrem DP a součtovými bloky. Zpětnovazební smyčka vyrovnává nepřesnosti mezi ideální hodnotou napětí $-V_M$ a přibližnou hodnotou napětí $\approx V_M$ z převodníku D/A.



Obr. 7. Ekvivalentní blokové schéma zpětnovazební smyčky syntezátoru. $-V_M$ je invertovaná střední hodnota napětí pulzního průběhu na výstupu přepínače SW, $\approx V_M$ je napětí přivedené z D/A převodníku a odčítá se ještě zpětnovazební napětí přivedené z výstupu integrátoru přes zesilovač A a dolní propust DP.

Jak již bylo uvedeno, výstupní frekvence syntezátoru je dána průsečíky výstupního napětí integrátoru s nulou. Je proto nutné vyjádřit časy t_1 , t_2 atd. Čas t_1 (viz **obr. 6**) lze vyjádřit z napětí mezi V_1 a V_2 při průchodu nulou ze vztahů

$$\begin{aligned} V_1 &= V_0 + k_+ T = V_0 + (V_R + V_M)T \\ &= \left(-\frac{6}{7}V_R + V_R + \frac{V_R}{7} \right) T = \frac{2}{7}V_R T \quad [\text{V, s}]. \end{aligned} \quad (9)$$

Po úpravě vyjde

$$t_1 = T + \frac{T}{3} \quad [\text{s}]. \quad (10)$$

Podobně pro t_2 a t_3 (z **obr. 6**)

$$t_2 = 3T + \frac{2T}{3} \quad [\text{s}], \quad (11)$$

$$t_3 = 5T + T = 6T \quad [\text{s}]. \quad (12)$$

První polovina výstupní periody $0,5T_0$ tedy je

$$0,5T_0 = t_2 - t_1 = 3T + \frac{2T}{3} - \left(T + \frac{T}{3} \right) = \frac{7}{3}T \quad [\text{s}] \quad (13)$$

a druhá polovina periody

$$0,5T_0 = t_3 - t_2 = 6T - \left(3T + \frac{2T}{3} \right) = \frac{7}{3}T \quad [\text{s}]. \quad (14)$$

Ze vztahů (13) a (14) lze odvodit výstupní frekvenci syntezátoru (pro uvedený příklad)

$$\begin{aligned} f_o &= \frac{1}{T_0} = \frac{1}{0,5T_0 + 0,5T_0} = \frac{1}{\left(\frac{7}{3} + \frac{7}{3} \right) T} = \frac{3}{14T} \quad [\text{Hz, s}], \quad (15) \\ &= \frac{3}{14} f_{CLK} = \frac{3}{14} \left(\frac{1}{5} \right) = 0,042857 \end{aligned}$$


kde f_{CLK} je frekvence generátoru ($f_{CLK} = 1/T = 0,2$ Hz pro uvedený příklad). Obecný vztah pro výstupní frekvenci syntezátoru pak je

$$f_o = \frac{1}{4} \left(\frac{N_p - D_p}{N_p} \right) \frac{1}{T} = \frac{1}{4} \left(\frac{N_p - D_p}{N_p} \right) f_{CLK} \quad [\text{Hz}] \quad (16)$$


a pro $N_p = 7$, $D_p = 1$ a $f_{CLK} = 0,2$ Hz, f_o je

$$f_o = (1/4) [(7-1)/7] 0,2 = 0,042857 \quad [\text{Hz}]. \quad (17)$$

Frekvenční spektrum obdélníkového výstupního signálu syntezátoru je znázorněno na **obr. 8** pro $N_p = 7$, $D_p = 1$ a $f_{CLK} = 0,2$ Hz, zesílení zesilovače $A = 0,0045$ a Butterworthův dolnoprostupný filtr 6-tého řádu má normovanou frekvenci lomu $0,04$ [rad] [11-16].



Obr. 8. Frekvenční spektrum obdélníkového signálu na výstupu syntezátoru pro $N_p = 7$, $D_p = 1$ a $f_{CLK} = 0,2$ Hz. Čárkovaně je zdůrazněna základní spektrální čára s frekvencí $0,042857$ Hz.



Obr. 9. Blokové schéma zpětnovazební smyčky syntezátoru pro výpočet stability. Smyčka se skládá z integrátoru, zesilovače a dolnoprostupného filtru.

3 Stabilita syntezátoru

Protože syntezátor obsahuje zpětnovazební smyčku, je nutné řešit stabilitu. Na **obr. 9** je náhradní blokové schéma zpětnovazební smyčky. Vstupním signálem ($err \approx 0$) je rozdíl mezi invertovanou střední hodnotou $-V_M$ (výstup přepínače SW) a $\approx V_M$, tj. výstupní napětí D/A převodníku. Uzavřenou zpětnovazební smyčku lze popsat přenosovou funkcí


$$\frac{V_o}{err} = \frac{\frac{1}{s}}{1 + \frac{1}{s} A F_{LP}(s)} = \frac{1}{s + A \frac{N(s)}{D(s)}} = \frac{D(s)}{sD(s) + AN(s)}, \quad (18)$$

kde $N(s)$ a $D(s)$ představují čitatele a jmenovatele přenosové funkce dolnoprostupného filtru a A je zesílení zesilovače. Aby byl systém stabilní, musí kořeny uzavřené smyčky ležet v levé komplexní polorovině. Stabilitu a dynamiku uzavřené smyčky lze řídit zesílením zesilovače A . Odezva na jednotkový skok, frekvenční a fázová charakteristika uzavřené smyčky dle **obr. 9** pro různé typy filtrů šestého řádu a zesílení A jsou zobrazeny na **obr. 10** až **obr. 13**.


Uzavřenou smyčku lze vyjádřit popisem ve stavovém prostoru

$$\dot{x} = Ax + Bu; \quad y = Cx + D, \quad (19)$$


kde numerické hodnoty prvků matic A , B , C , D (pro systém sedmého řádu dle **obr. 9** s eliptickým filtrem šestého řádu) jsou




Obr. 10. Odezva na jednotkový skok, frekvenční a fázová charakteristika Besselova filtru 6. řádu se zlomovou frekvencí 0,04 [rad] a zesílením zesilovače $A=0,0035$.



Obr. 11. Odezva na jednotkový skok, frekvenční a fázová charakteristika Butterworthova filtru 6. řádu se zlomovou frekvencí 0,04 [rad] a zesílením zesilovače $A=0,0045$.



Obr. 12. Odezva na jednotkový skok, frekvenční a fázová charakteristika Čebyševova filtru druhého typu, 6. řádu se zlomovou frekvencí 0,04 [rad] a zesílením zesilovače $A=0,022$.



Obr. 13. Odezva na jednotkový skok, frekvenční a fázová charakteristika eliptického filtru 6. řádu se zlomovou frekvencí 0,04 [rad] a zesílením zesilovače $A=0,0078$.

$$A = 10^{-2} \begin{bmatrix} -4,56 & -3,27 & -0,85 & -0,5 & -0,33 & -0,32 & -0,6 \\ 12,5 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 12,5 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 6,25 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 3,125 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1,56 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0,4 & 0 \end{bmatrix}$$

$$B = [2 \ 0 \ 0 \ 0 \ 0 \ 0]^T$$

$$C = 10^{-2} [50 \ 18 \ 13 \ 6,6 \ 8 \ 9,3 \ 41]; \quad D = [0]$$


Přenosová funkce uzavřené smyčky vyjádřená nulami a póly je

$$F_{CL}(s) = k_{CL} \frac{(s-z_1)(s-z_2)\cdots(s-z_6)}{(s-p_1)(s-p_2)\cdots(s-p_7)}, \quad (21)$$

přičemž $k_{CL} = 1$ a nuly a póly jsou

$$\left. \begin{aligned} z_{1,2} &= -0,0008 \pm 0,0402i \\ z_{3,4} &= -0,0049 \pm 0,0370i \\ z_{5,6} &= -0,0170 \pm 0,0197i \end{aligned} \right\} \text{nuly} \quad (22)$$

$$\left. \begin{aligned} p_{1,2} &= -0,0008 \pm 0,0403i \\ p_{3,4} &= -0,0059 \pm 0,0366i \\ p_{5,6} &= -0,0095 \pm 0,0171i \\ p_7 &= -0,0131 \end{aligned} \right\} \text{póly}$$



Obr. 14. Simulace pro $N_p = 15$, $D_p = 1$, $f_{CLK} = 0,2$ Hz, zesílení zesilovače $A = 0,0078$ a eliptický filtr 6. řádu: a) vstupní signál, b) vstupní signál dělený 2 na nástupní hraně, c) výstup integrátoru, d) výstupní signál.

4 Příklad simulace

Výsledek simulace je uveden pro $N_p = 15$, $D_p = 1$, $f_{CLK} = 0,2$ Hz, zesílení zesilovače $A = 0,0078$ a eliptický filtr 6. řádu se zlomovou frekvencí 0,04 [rad]. Výstupní frekvence syntezátoru dle vztahu (16) je

$$f_o = \frac{1}{4} \left(\frac{N_p - D_p}{N_p} \right) f_{CLK} = \frac{1}{4} \left(\frac{15-1}{15} \right) 0,2 = 0,04666 \text{ [Hz]}. \quad (23)$$


Časové průběhy simulace jsou znázorněny na **obr. 14**. Je zobrazen vstupní signál a), vstupní signál dělený 2 na nástupní hraně b), výstup integrátoru c), výstupní signál d).

Na **obr. 15** je zobrazena závislost výstupní frekvence syntezátoru f_o na N_p pro $D_p = 1$, $D_p = 2$, $f_{CLK} = 4$ Hz a $N_p = \langle 5 \div 30 \rangle$.


5 Syntezátor s nábojovým vyrovnáním jako stavební blok

Syntezátor s nábojovým vyrovnáním není přímo vhodný pro vysoké frekvence. Lze jej ale využít jako stavební blok

u fázových závěsů – děličku frekvence se zlomkovým dělicím poměrem. - ZD. Blokové schéma je znázorněno na **obr. 16**.



Obr. 15. Výstupní frekvence syntezátoru jako funkce N_p pro $f_{CLK} = 4$ Hz a $D_p = 1, D_p = 2$.



Obr. 16. Fázový závěs se zlomkovou frekvencí používající syntezátor s vyrovnáním náboje jako stavební blok – děličku se zlomkovým dělicím poměrem ZD. Dalšími bloky jsou fázový detektor FD, dolní propust DP, napěťově řízený oscilátor NRO, dělička frekvence s dělicím poměrem N .

Předpokládáme referenční frekvenci f_R na prvním vstupu fázového detektoru (FD). Na výstupu napěťově řízeného oscilátoru (NRO) je frekvence f_o . Tato frekvence je dělena číslem N , frekvence f_{CLK} je dána vztahem

$$f_{CLK} = f_o / N \text{ [Hz]}. \quad (24)$$

Signál s touto frekvencí je přiveden na děličku se zlomkovým dělicím poměrem (ZD). Na výstupu této děličky je signál o frekvenci

$$f_{ZD} = \frac{1}{4} \left(\frac{N_p - D_p}{N_p} \right) f_{CLK} = \frac{1}{4} \left(\frac{N_p - D_p}{N_p} \right) \frac{f_o}{N} \text{ [Hz]}. \quad (25)$$

U fázového závěsu v ustáleném, zavěšeném stavu musí platit


$$f_{ZD} = f_R \text{ [Hz]}. \quad (26)$$

Ze vztahů (25) a (26) lze odvodit f_o

$$f_o = 4N \left(\frac{N_p}{N_p - D_p} \right) f_R \text{ [Hz]}. \quad (27)$$

Výstupní frekvence fázového závěsu f_o v závislosti na $N_p = \langle 5 \div 30 \rangle$ pro $f_R = \frac{1}{4}$ Hz, $N = 1$, $D_p = 1$, $D_p = 2$ je znázorněna na **obr. 17**. Je třeba poznamenat, že pro určité kombinace čísel je výstupní frekvence stejná, například pro $N_p = 7$ a $N_p = 14$ a $D_p = 1$ a $D_p = 2$ vyjde

$$\left(\frac{N_p}{N_p - D_p} \right) = \left(\frac{7}{7-1} \right) = \left(\frac{14}{14-2} \right) [-]. \quad (28)$$



Obr. 17. Výstupní frekvence fázového závěsu se zlomkovým kmitočtem jako funkce N_p pro $f_{CLK} = 4$ Hz a $D_p = 1, D_p = 2$.

6 Realizace a výsledky měření

Syntezátor frekvence dle **obr. 5** byl realizován jako laboratorní vzorek s dolnoprostopustným filtrem 2. řádu. Nebyla také použita výstupní dělička frekvence, proto platí pro výstupní frekvenci vztah


$$f_o = \frac{1}{2} \left(\frac{N_p - D_p}{N_p} \right) \frac{1}{T} = \frac{1}{2} \left(\frac{N_p - D_p}{N_p} \right) f_{CLK} \text{ [Hz]}. \quad (29)$$

Na **obr. 18, 19 a 20** jsou zaznamenány časové průběhy signálů z osciloskopu. Měřené výstupní frekvence souhlasily s výpočtem dle vztahu (29), vždy pro $f_{CLK} = 8$ kHz.


Pro $N_p = 87, D_p = 1$,
 $f_o = 0,5 * (86/87) * 8 = 3,95$ kHz.

Pro $N_{p1} = 7, D_{p1} = 1, N_{p2} = 5, D_{p2} = 1$,
 $f_o = 0,5 * (10/12) * 8 = 3,33$ kHz.


Pro $N_{p1} = 13, D_{p1} = 1, N_{p2} = 11, D_{p2} = 1$,
 $f_o = 0,5 * (22/24) * 8 = 3,66$ kHz.



Obr. 18. Naměřené časové průběhy syntezátoru pro $N_p = 87, D_p = 1, f_{CLK} = 8$ kHz, a) vstupní signál, b) vstupní signál dělený 2 na nástupní hraně, c) výstup integrátoru, d) výstupní signál.



Obr. 19. Naměřené časové průběhy syntezátoru pro $N_{P1} = 7$, $D_{P1} = 1$, $N_{P2} = 5$, $D_{P2} = 1$, $f_{CLK} = 8$ kHz, a) vstupní signál, b) vstupní signál dělený 2 na nástupní hraně, c) výstup integrátoru, d) výstupní signál.



Obr. 20. Naměřené časové průběhy syntezátoru pro $N_{P1} = 13$, $D_{P1} = 1$, $N_{P2} = 11$, $D_{P2} = 1$, $f_{CLK} = 8$ kHz, a) vstupní signál, b) vstupní signál dělený 2 na nástupní hraně, c) výstup integrátoru, d) výstupní signál.

7 Hodnocení

Syntezátor frekvence dle obr. 5 má následující nevýhody:

- obsahuje také analogové součástky,
- není vhodný pro vysoké frekvence,
- má pouze obdélníkový výstupní signál,
- má pomalou odezvu.

Výhody jsou následující:

- spektrální čistota signálu,
- generace výstupní frekvence, která je blízká referenční frekvenci,
- může být použit jako dělička se zlomkovým dělicím poměrem pro fázové závěsy.

8 Závěr

V článku byl popsán syntezátor frekvence se zlomkovým kmitočtem, který využívá jednoduchého principu periodického odstranění pulzů, přičemž pro odstranění nežádoucích spektrálních čar používá obvod využívající principů sigma-delta systému. Je proveden teoretický rozbor, matematické odvození, simulace syntezátoru a hodnocení vlastností.

Poděkování

Tento vývoj byl sponzorován katedrou Aplikované elektroniky a telekomunikací, Západočeské univerzity v Plzni, vývojovým centrem RICE, projekt č. LO1607, interním grantem SGS-2015-002 a grantem GA15-22712S

Literatura

- [1] Manassewitch, V. *Frequency synthesizers*. 2nd ed. Wiley, New York, 1980.
- [2] Rohde, U. L. *Microwave and wireless synthesizers: Theory and design*. John Wiley & Sons, Inc., New York, 1997.
- [3] Goldberg, G. *Digital techniques in frequency synthesis*. McGraw-Hill, New York, 1995.
- [4] Sotiriadis, P. Diophantine frequency synthesis: A number theory approach to fine frequency synthesis. In *Proc. IEEE Int. Frequency Control Symposium*, Miami, 2006.
- [5] Sotiriadis, P. Diophantine frequency synthesis. *IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control Society*, 2006, vol. 53, no. 11, p. 1988–1998.
- [6] Kroupa, V. F. Close-to-the-carrier noise in DDS. In *Proc. IEEE International Frequency Control Symposium*, 1996, p. 934–941.
- [7] Kroupa, V. F. *Direct digital frequency synthesizers*. IEEE Reprint Press Book, New York, 1998.
- [8] Egan, W. F. *Frequency synthesis by phase lock*. 2nd ed. Wiley, New York, 1999.
- [9] Best, R. E. *Phase-locked loops: Design, simulation, and applications*. 5th ed. McGraw-Hill, New York, 2003.
- [10] Stensby, J. L. *Phase-locked loops: Theory and applications*. CRC Press, USA, 1997.
- [11] Vanakka, J., Waltari, M., Kosunen, K., Halonen, I. A direct digital synthesizer with an on-chip D/A-converter. *IEEE Journal of Solid-State Circuits*, vol. 33, no. 2, 1998, p. 218–227. DOI:10.1109/4.658623.
- [12] Egan, W. F. *Advanced Frequency synthesis by phase lock*. 2nd ed. Wiley, New York, 2011.
- [13] Borkowski, M., Riley, T., Hakkinen, J., Kostamovaara, J. A practical Δ - Σ modulator design method based on periodical behavior analysis. *IEEE Transaction on Circuits and Systems II: Express Briefs*, vol. 52, no. 10, 2005, p.626-630.
- [14] Kozak, M., Kale, I. Rigorous analysis of delta-sigma modulators for fractional-N PLL frequency synthesis. *IEEE Transaction on Circuits and Systems I: Regular Papers*, vol. 51, no. 6, 2004, p. 1148-1162.
- [15] Riley, T., Kostamovaara, J. A hybrid Δ - Σ fractional-N frequency synthesizer. *IEEE Transaction on Circuits and Systems II: Analog and Digital Signal Processing*, vol. 50, no. 4, 2003, p. 835-844.
- [16] Štork, M. Syntezátor frekvence s nábojovým vyrovnáním. Užité vzor č. 23572, 2012.